

[Extract Translation of Korean Patent No. 0123088]

The present invention relates to a convolutional de-interleaver, which is implemented by use of a memory such as SRAM instead of a shift register such as D flip-flop so that the size of hardware can decrease and a logic circuit controlling the convolutional de-interleaver can be simplified to increase the accuracy of the controlling.



러의 길이라고 할 경우 다음 제1식의 조건을 만족하는 값을  $B$ 로 정한다.

$$b \leq B \dots\dots\dots (1)$$

$M$ 은 부호기에 있는 길쌈부호기(convolutional encoder)의 구속길이(constraint length)와 관계있는 것으로서, 길쌈부호기 안의 메모리수( $m$ )에 1을 더한 값이 구속길이( $L$ )가 되고, 일반적으로 구속길이를  $M$ 으로 정한다. 즉, 다음 제2식과 같은 관계식이 성립한다.

$$M=L+m+1 \dots\dots\dots (2)$$

여기서, 길쌈부호와 구속길이에 대하여 간략히 설명하면, 부호화는 일정길이의 블록단위로 이루어지는데 각 블록에서의 부호화가 그 블록뿐만 아니라 그 이전의 블록에도 의존하는 부호를 나무 부호(tree code)라고 하는데, 이와 같은 나무 부호중에서 부호화 절차가 어느 블록에 대해서도 동일한 선형관계식을 사용하여 이루어지는 부호를 길쌈부호라 하고, 길쌈부호가 부호화된 계열에서 하나의 정보점의 영향을 미치는 길이를 구속길이라고 한다.

그러나, 종래의 스위트 레지스터로 구현한 길쌈 인터리버 및 디인터리버는  $M$ 과  $B$ 값이 커짐에 따라 회로가 상당히 커지게 되고, 또한 증가한 스위트 레지스터를 제어하기 위한 로직(logic)이 매우 복잡해지는 문제점이 발생한다.

따라서, 본 발명의 목적은 상술한 문제점을 해결하기 위하여 길쌈 디인터리버를 메모리를 이용하여 구현함으로써 하드웨어의 크기를 줄일 수 있을 뿐 아니라 제어 로직을 단순화시킴으로써 정확도를 높이기 위한 길쌈 디인터리버를 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명은 길쌈 코드에 의해 인터리빙되어 버스트 여러 채널을 통해 인가되는 데이터를 길쌈 코드에 의해 디인터리빙하기 위한 길쌈 디인터리버에 있어서, 상기 길쌈 인터리빙된 데이터를 저장하기 위한 메모리; 상기 길쌈 인터리버의 입력단과 상기 메모리 사이의 입출력을 제어하기 위한 제1제어부; 길쌈 디인터리빙을 위하여 상기 메모리의 쓰기 및 읽기 동작에 필요한 쓰기 어드레스 및 읽기 어드레스를 발생하기 위한 어드레스 발생부; 및 상기 길쌈 인터리버의 출력단과 상기 메모리 사이의 입출력을 제어하기 위한 제2제어부를 포함함을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.

제2도는 본 발명에 의한 메모리를 이용한 길쌈 디인터리버의 일 실시예에 따른 블록도로서, 제1제어부 예컨대 버퍼(10), 메모리(20), 어드레스 발생부(30)와, 제2제어부 예컨대 래치(40)로 구성된다.

제3도는 동기가 일치한 경우의 쓰기 및 읽기동작을 나타낸 것이고, 제4도는 동기가 어긋난 경우의 쓰기 및 읽기동작을 나타낸 것이다.

제5도는 제2도에 있어서, 어드레스 발생부(30)의 상세 블록도로서, 기본 어드레스 발생기(31), 오프셋 발생기(32), 동기상태 레지스터(33)와 절환부 예컨대 멀티플렉서(34)로 구성된다.

그러면 본 발명의 바람직한 실시예에 대한 동작을 첨부된 도면을 참조하여 설명하기로 한다.

제2도에 있어서, 버퍼(10)는 길쌈 디인터리버의 입력단과 후술한 메모리(20) 사이에서 입출력을 제어하기 위한 것이다.

메모리(20)는 버퍼(10)를 통해 입력되는 데이터를 쓰거나, 메모리(20)에 쓰여진 데이터를 읽기 위한 것이다. 메모리(20)는 SRAM으로 구현할 수 있다.

어드레스 발생부(30)는 메모리(20)에서 입력데이터를 가입하기 위한 어드레스와 출력데이터를 독출하기 위한 어드레스를 발생하기 위한 것이다.

외부로부터 입력되는 동기신호는 어드레스 발생부(30)가 산출하는 어드레스값에 영향을 준다.

래치(40)는 길쌈 디인터리버의 출력단과 메모리(20)사이에서 입출력을 제어하기 위한 것이다.

제3도에서와 같이 동기가 일치한 경우, 메모리(20)에서의 쓰기 및 읽기 동작에 대하여 살펴보기로 한다.

먼저, 입력데이터는 항상 수직방향으로 메모리(20)에 가입되는데 이때  $M$ 만큼 차이를 두는 대각선 방향으로 독출하게 되면 출력 데이터는 다음과 같이 나타낼 수 있다.

$$\text{Out}[M]=\text{In}[0][t-(B-1)M]$$

$$\text{Out}[1]=\text{In}[1][t-(B-2)M]$$

$$\text{Out}[B-2]=\text{In}[B-2][t-M]$$

$$\text{Out}[B-1]=\text{In}[B-1][t]$$

여기서,  $\text{Out}[1, \dots, B]$ 는 출력데이터이고,  $\text{In}[0, \dots, B-1][t-\{0, \dots, (B-1)M\}]$ 은 메모리값이다.  $t$ 는 현재 시간값을 나타내고,  $\{0, \dots, (B-1)M\}$ 은 오프셋(offset)값을 나타낸다.

한편, 제4도에서와 같이 동기가 하나 차이가 어긋난 경우, 메모리(20)에서의 쓰기 및 읽기 동작에 대하여 살펴보기로 한다.

이 경우에는 메모리(20)의 두번째 행부터 출력데이터로 나가야 하며 출력데이터는 다음과 같이 나타낼 수 있다.

Out[0]=In[1][t-(B-1)M]  
Out[1]=In[2][t-(B-2)M]

Out[B-2]=In[B-2][t-M]  
Out[B-1]=In[0][t]

또한, 동기가 두개 차이로 어긋난 경우에는 메모리(20)의 세번째 행부터 출력데이터가 나가야 한다.

동기가 언제 맞는지에 대해서는 위와같은 쉬프트과정을 B번 해본 결과에 대하여 여러 모니터링함으로써 알 수 있다. 이러한 동작을 수행하는 어드레스 발생부(30)에 대하여 상세히 설명하면 다음과 같다.

제5도에 있어서, 변수 AV는 수직어드레스, AH는 수평어드레스, WAH는 기입용 수평어드레스, RAH는 독출용 수평어드레스, 동기신호(sync)는 한번 더 쉬프트라고 요구하는 외부의 펄스신호를 각각 나타낸다.

기본 어드레스 발생기(31)는 읽고 쓸때의 주소를 순서대로 만들어 주기 위한 것이고, 동기상태 레지스터(33)는 몇번 동기가 어긋났는지를 표시해 주기 위한 것이다.

수직방향의 어드레스는 항상 첫번째 행부터 마지막 행까지 주기적으로 만들어 되므로 (A) 출력은 {0,1,2,...,B-1}값을 갖고 있으며 그 주기는 B가 된다. 한편 수평방향의 어드레스는 M만큼 차이가 나야 하므로 (B) 출력은 {0,M-1,2M-1,...,(B-1)M-1}값을 갖고 있으며 그 주기는 수직방향의 어드레스와 마찬가지로 B가 된다.

오프셋 발생기(32)는 동기가 어긋났다고 판단되면 읽기 어드레스를 변경해 주는 역할을 한다. 기본 어드레스 발생기(31)에서 생성된 기본어드레스값에서 동기가 몇 데이터 정도 어긋났는지를 알려주는 동기상태 레지스터(33)의 출력값을 뺀 후 mod B 연산을 한 결과가 오프셋값이 된다.

쓰기 모드일때의 수평방향의 어드레스(WAH)는 기본 어드레스 발생기(31)의 출력(B)와 같다. 그러나, 읽기 모드일때의 수평방향의 어드레스(RAH)는 오프셋 발생기(32)에서 산출된 오프셋값에 기본어드레스 발생기(31)의 출력(B)를 더한 값이 된다.

수직방향의 어드레스를 나타내는 AV값은 읽기/쓰기에 관계없이 항상 일정하다.

그러나, 수평방향의 어드레스는 그렇지 않으므로 읽을때의 어드레스값을 나타내는 RAH와, 쓸때의 어드레스값을 나타내는 WAH가 존재하게 된다.

즉, 멀티플렉서(34)는 읽기 모드 또는 쓰기 모드에 따라서 RAH 또는 WAH를 선택적으로 출력하게 된다.

상술한 바와같이 본 발명에 의한 메모리를 이용한 곱셈 디인터리버에서는 0클럭클럭과 같은 쉬프트 레지스터 대신에 SRAM과 같은 메모리를 이용하여 곱셈 디인터리버를 구현함으로써 하드웨어의 크기를 줄일 수 있을 뿐 아니라, 곱셈 디인터리버를 제어하는 로직회로를 단순화시킴으로써 제어의 정확도를 높일 수 있는 이점이 있다.

#### (5) 청구의 범위

##### 청구항 1

곱셈 코드에 의해 인터리빙되어 버스트 에러 채널을 통해 인가되는 데이터를 곱셈 코드에 의해 디인터리빙하기 위한 곱셈 디인터리버에 있어서, 상기 곱셈 인터리빙된 데이터를 저장하기 위한 메모리(20); 상기 곱셈 디인터리빙을 위하여 상기 메모리(20)에 상기 곱셈 인터리빙된 데이터의 쓰기에 필요한 쓰기 어드레스 및 상기 메모리(20)로부터 곱셈 인터리빙된 데이터의 읽기 동작에 필요한 읽기 어드레스를 발생하는 어드레스 발생부(30); 상기 디인터리버의 입력단과 상기 메모리(20)사이의 입출력을 제어하기 위한 제1제어부; 상기 디인터리버의 출력단과 상기 메모리(20)사이의 출력을 제어하기 위한 제2제어부를 포함함을 특징으로 하는 곱셈 디인터리버.

##### 청구항 2

제1항에 있어서, 상기 어드레스 발생부(30)는 상기 메모리(20)의 쓰기 및 읽기 동작을 위하여 수직 및 수평방향의 쓰기 어드레스 및 읽기 어드레스를 순서대로 생성하기 위한 기본어드레스 발생기(31); 동기가 어긋난 경우 상기 메모리의 읽기 어드레스를 변경해 주기 위한 오프셋 발생기(32); 동기신호를 입력으로 하여 동기가 몇번 어긋났는지를 표시해 주기 위한 동기상태 레지스터(33); 상기 메모리(20)가 읽기 모드인 경우, 상기 기본어드레스 발생기(31)의 수평방향의 어드레스로 출력하고, 쓰기 모드인 경우, 상기 오프셋 발생기(32)에서 출력되는 오프셋값에 상기 기본어드레스 발생기(31)의 출력값을 더한 값을 수평방향의 어드레스로 출력하도록 결합하기 위한 결합부로 구성됨을 특징으로 하는 곱셈 디인터리버.

##### 청구항 3

제2항에 있어서, 발생할 수 있는 군집에러의 길이보다 크거나 같은 값을 B, 구속길이로 M이라고 할때, 상기 기본 어드레스 발생기(31)에서 출력되는 수직방향의 어드레스는 주기 B를 가지고 {0,1,2,...,B-1}를 출력함을 특징으로 하는 곱셈 디인터리버.

##### 청구항 4

제3항에 있어서, 상기 기본 어드레스 발생기(31)에서 출력되는 수평방향의 어드레스는 주기 B를 가지고 {0,M-1,2M-1,...,(B-1)M-1}를 출력함을 특징으로 하는 곱셈 디인터리버.

청구항 5


제2항에 있어서, 상기 오프셋값은 상기 기본어드레스 발생기(31)에서 출력되는 수직방향의 어드레스 값에 상기 동기상태 레지스터(33)의 출력값을 뺀 값을 특징으로 하는 길쌈 디인터리버.

청구항 6

제2항에 있어서, 상기 변환부는 멀티플렉서(34)로 구성됨을 특징으로 하는 길쌈 디인터리버.

도면

도면1



도면2

